7.3. Books

  • "Tackling IoT Utra Large Scale Systems: Fog Computing in Support of Hierarchical Emergent Behaviours" Fog Computing in the Internet of Things.
    May 2017, pp: 33-48. D. Roca, R. Milito, M. Nemirovsky and M. Valero.
  • M. Valero. “The Supercomputers: Formula 1 of the computers”. Subjects of debate in the Opinion section of" La vanguardia". Page 34. Barcelona, 16 February 2014.
  • M. Valero. “Ethics and Big Data”. SEBAP, Country's friends Economical Society of Barcelona. Barcelona, January 2014.
  • M. Valero. “High Performances Computers”. Opening talk in the "Royal Academy of Science and Arts of Barcelona". Memorie of theRoyal Academy of Science and Arts of Barcelona, Third Episode. Number 1023, Vol. LXIV, Number 6, pp.247- 315.Barcelona, January, 2010.
  • M. Duranton, S. Yehia, B. de Sutter, K. de Brosschere, A. Cohen, B. Falsafi, G. Gaydadjiev, M. Katevenis, J. Maebe, H. Munk, N. Navarro, A. Ramírez, O. Teman and M. Valero. “The HiPEAC Vision”. Roadmap of the HiPEAC, network of excellence. High Performance and Embedded Arcitecures and Compilers. European Union. September 2009
  • M. Valero y J. Mompin. “The Computer in Spain”. Science and Techonology. Spain XXI Century. Fundación Sistema. Spain Institute. Year 2009, pp. 317-373
  • “Sobre las Nuevas Relaciones entre las Universidades y las Empresas”, published in 2005 by the "Comité Asesor de Etica en la Investigación Científica y Técnica de la Fundación Española de Ciencia y Tecnología (FECYT)" in its roll of national area  committee. 
  • M. Valero et al. “e-Ciencia en España”. Libro Blanco. Editor, FECYT, "Fundación Española para la Ciencia y la tecnología". Year 2005. www.fecyt.es
  • M. Valero et al. “Ciencia y Empresa: hacia un ecosistema dinámico para la innovación en España. Action CRECE, "Comisiones de Reflexión y Estudio dela Ciencia en España". COSCE, "Confederación de Sociedades Científicas de España", pp. 69-90, July 2005, www.cosce.org
  • M. Valero. “An Introduction to Supercomputers” Topics for discussion. Newspaper La Vanguardia. Barcelona, October 3th., 2004, pp. 34-35.
  • A. Cristal, O. Santana and M. Valero. “A Comprehensive Description of Kilo-instruction Processor”. XIV Summer Computer School. Course” Una Ventana Abierta al Futuro de la arquitectura de Computadores”. University of Castilla-La Mancha. I.S.B.N.: 84-921873-6-0. pp.157-167. Julio, 2004.
  • M. Valero. “Los Computadores, esos locos cacharros”. Editor: Royal Spanish Academy of Engineering. ISBN: 84-95662-11-6. Depósito Legal: M. 2474-2003. Madrid, January 2003.
  • R. Espasa and M. Valero. “On the instruction level characteristics of the SPECfp92 programs in vector computers”. Book on “Supercomputation in Nonlinear and Disordered Systems: Algorithms, Applications and Architectures”, pp. 67-84. Editorial World Scientific. 1996.
  • J. Torres, E. Ayguadé, J. Labarta and M. Valero. “ALIGN and DISTRIBUTE-based Linear Loop Transformations”. Book on “Languages and Compilers for Parallel Computing”, pp. 321-339. Editorial Springer-Verlag, Vol. 768, U.Banerjee et al. (Eds). ISBN 0-387-57659-2, 1994.
  • J. Labarta, E. Ayguadé, J. Torres, M. Valero and J.M. Llabería. “Balanced Loop Partitioning Using Graph Traverse Scheduling”. Book on “Programming Languages and Compilers for Parallel Computing” U. Banerjee et al. Editores, Lecture Notes in Computer Science, vol. 589, Ed. Springer-Verlag1992.
  • M. Valero-García, J.J. Navarro, J.M. Llabería, M. Valero and T. Lang. “Mapping QR Decomposition of Banded Matrix on a 1D Systolic Array with Data Contraflow and Pipelined Functional Units”. Book on: “Algorithms and Parallel VLSI Architectures II”. Editorial Elsevier Science Publishers, 1991.
  • E. Ayguadé, J. Labarta, J. Torres, J.M. Llabería and M. Valero. “Parallelism Evaluation on Partitioning of Nested Loops for Shared Memory Multiprocessors”. Chapter 11 of the book on “Advances in Languages and Compilers for Parallel Processing”, pp. 220-242. A. Nicolau et al Edit. Ed. Pitman/MIT Press, 1991.
  • M. Valero-García, J.J. Navarro, J.M. Llabería and M. Valero. “Implementation of Systolic Algorithms using Pipelined Functional Units”. Proceedings. Application Specific Array Processors, pp. 272-283. Editores S.Y. Kung y otros. Ed. IEEE Computer Society Press, 1990.
  • A. Fernández, J.M. Llabería, J.J. Navarro, M. Valero-García and M. Valero. “On the use of Systolic Algorithms for Programming Distributed Memory Multiprocessors”. Systolic Array Processors, pp. 631-640. Editorial Prentice-Hall. Editores J. McCanny, I. McWhirter y E. Swartzlander, 1989.
  • F.J. Núñez and M. Valero. “A Block Algorithm for the Algebraic Path Problem and its Execution on a Systolic Array”. Systolic Array Processors, pp. 265-174. IEEE Computer Society Press. Editores K. Bromley, S.Y. Kung and E. Editorial Swartzlander, 1988.
  • J. Cortadella, J.M. Llabería, M. Valero. “Arquitecturas orientadas a lenguajes basados en la lógica”. Chapter 21 of the Book on “Inteligencia Artificial”, pp. 233-343. Editorial Marcombo, 1987
  • A. Alcalá, M. Valero, J. Alastruey, C. Rosell”. “Sistema de ficheros en discos flexibles para microcomputadores”. Chapter 15 of the Book on “Microprocesadores y Microcomputadores”. 4th edition, pp. 181-189. Editorial Marcombo. Electronic World Serie,December 1983.
  • A. Alcalá, M. Valero. “Diseño de controladores para discos flexibles: Hardware y Software”. Chapter 14 of the book on “Microprocesadores y Microcomputadores”, 4th edition. Editorial Marcombo. Electronic World Serie, December 1983.
  • M. Valero, D. Vidal. “Arquitectura de los microprocesadores de 16 bits: Estudio de la familia NS-16000”. Chapter 7 of the book on “Microprocesadores y Microcomputadores”. 4th edition, pp. 75-95. Editorial Marcombo. Electronic World Serie,, December 1983.
  • M. Valero. “Arquitectura de los microprocesadores de 16 bits: Estudio del I-8086, Z-8000 y M 68000”. Chapter 6 of the book on “Microprocesadores y Microcomputadores”, 4th edition, pp. 59-74. Editorial Marcombo. Electronic World Serie,December 1983.
  • M. Valero, J.M. Pallarés. “Discos Flexibles”. Book on “Interconexión de periféricos a microprocesadores”, pp. 197-223. Editorial Marcombo. Oct. 1980. Also on the 2nd. edition , February 1983.
  • E. Herrada, M. Medina, M. Valero. “Buses normalizados y normas de comunicación”. Book on “Interconexión de periféricos a microprocesadores”, pp. 43-71. Editorial Marcombo. October 1980. on the 2nd. edition , February 1983.