Desarrollará herramientas que simplifiquen la generación de evidencia sobre la corrección del comportamiento de la aplicación de seguridad en sectores críticos como la aviación y la automoción.
Esta tecnología, llamada micro-benchmarks, reducirá significativamente el esfuerzo de los usuarios finales para proporcionar evidencia sobre el comportamiento correcto de la aplicación en plataformas de hardware multinúcleo.
El Barcelona Supercomputing Center-Centro Nacional de Supercomputación (BSC) ha creado un nuevo spin-off, Maspatechnologies, que tiene como objetivo proporcionar soluciones de análisis del comportamiento temporal de procesadores multinúcleo de acuerdo con los estándares de seguridad para sistemas integrados críticos, destinados a la industria aeroespacial y de la automoción. El producto principal ofrecido por Maspatechnologies es un componente de software llamado tecnología de micro-benchmark que se utilizará para la verificación, validación y optimización del comportamiento temporal de software desarrollado para sistemas integrados de tiempo real. La tecnología micro-benchmark reducirá significativamente el esfuerzo de los usuarios finales para proporcionar evidencia sobre el comportamiento correcto en cuanto al tiempo de las aplicaciones en el multinúcleo.
El nuevo spin-off proporcionará herramientas y servicios de soporte a la verificación y validación de procesadores multinúcleo que ayudarán a las industrias de sistemas críticos de tiempo real a adoptar plataformas multinúcleo, y aceleradores. En particular, las herramientas de Maspatechnologies simplifican la obtención de evidencia sobre la seguridad del sistema de acuerdo con las pautas de seguridad / certificación en términos de temporalidad. Esto incluye CAST-32A en aviación y el estándar de seguridad ISO 26262 en automoción.
La compañía, que ofrecerá una herramienta y también servicio de consultoría, formará parte de la cadena de valor en sistemas críticos integrados, y en particular las actividades de verificación y validación de software.
Un equipo de investigadores del BSC del grupo Computer Architecture - Operating Systems (CAOS) y del CSIC han puesto en marcha esta iniciativa.
Jaume Abella y Francisco J. Cazorla, cofundadores de la compañía, destacan que “este es un paso importante para que llevemos la tecnología desarrollada en el BSC y CSIC a un uso comercial, y por lo tanto, devolvamos a los contribuyentes su inversión en forma de sistemas de transporte más seguros y trabajos altamente cualificados”.
Sobre la tecnología
La invención consiste en un set especializado de programas (benchmarks), que se ejecutan con privilegios de usuario, que imponen una frecuencia de acceso configurable en un conjunto de recursos de los procesadores como caches, buses o memoria. Estos benchmarks, llamados micro-benchmark, son aplicaciones con un comportamiento único y constante que acceden determinados recursos repetidamente. Los microbenchmarks consisten en un bucle simple con instrucciones de un pequeño conjunto de tipos para lograr el comportamiento deseado de carga de ciertos recursos.
La invención incluye un conjunto de ficheros de secuencias de comandos (scripts) capaces de generar micro-benchmark automáticamente a partir de una descripción de los recursos objetivo. Por ejemplo, para una memoria cache, la descripción incluye parámetros como la asociatividad, el tamaño de la línea de cache, y el tamaño total.
Los micro-benchmark aceleran la adopción de hardware complejo en sistemas de tiempo real críticos. Ejecutando micro-benchmark simultáneamente con la aplicación bajo análisis, uno puede medir con precisión el impacto que la contención en ese recurso pueda tener en el comportamiento temporal de la aplicación.
Los micro-benchmark incluyen un protocolo de validación que utiliza contadores de monitorización del rendimiento (Performance Monitoring Counters, PMCs) para proporcionar evidencia de que han logrado su objetivo de estresar diferentes recursos del procesador.
