RISC-V Summit Europe se celebra en Múnich del lunes 24 al viernes 28 de junio
El BSC ha avanzado en la investigación de tecnologías de código abierto basadas en RISC-V en el campo de HPC. En particular, su objetivo es fortalecer el ecosistema en las áreas de semiconductores y supercomputación aprovechando su enfoque de codiseño de software y hardware para sus desarrollos. El objetivo final es llegar a la sociedad a través de actividades de investigación proporcionando soluciones innovadoras para cumplir con los retos exigidos por parte de las aplicaciones científicas.
A medida que las tecnologías RISC-V siguen madurando, el BSC mantiene su compromiso con la comunidad europea de RISC-V como miembro de RISC-V International. El año pasado el centro albergó la primera edición de la conferencia europea RISC-V Summit Europe en Barcelona. Este año también estará presente con un stand en la exposición en la conferencia europea de RISC V Summit 2024, donde los visitantes podrán conocer más sobre el centro, las iniciativas y tecnologías de RISC-V@BSC de la mano de nuestros investigadores. Además, el lunes participarán en los grupos de trabajo técnicos que solo son para miembros y, el viernes 28 de junio, el BSC coorganiza el evento titulado “1st Open-Source RISC-V Software Workshop”.
“Estoy contenta al ver que cada año el BSCtiene cada vez más presencia en esta conferencia. Esto sirve para establecer relaciones con la comunidad de RISC-V, conocer más sobre el entorno y mercado y también resaltar los resultados de la investigación del BSC relacionada con RISC-V”, dice Teresa Cervero, investigadora del BSC y miembro del Comité Directivo de RISC-V. También fue organizadora local de la edición RISC-V Summit Europe 2023.
Finalmente, el BSC ha compilado un catálogo de tecnologías RISC-V que recopila las tecnologías e iniciativas en las que participan los investigadores del BSC.
El programa general con participación del BSC se puede resumir en la siguiente tabla:
Experto |
Sesión |
Hora |
Lugar |
Martes, 25 de junio |
|||
Sergi Alcaide |
SafeGantana: A Lockstep In-Order RISC-V Core |
Breaks |
Poster A-09 |
Leonidas Kosmidis |
METASAT Platform: High Performance Space Processing for Institutional Missions Using Multicore, GPU and AI Accelerators |
Breaks |
Poster C-11 |
Miércoles, 26 de junio |
|||
Teresa Cervero |
RISC-V@BSC: Fostering RISC-V strategy in the EU through Research, Innovation & Education |
16:15 |
Plenary |
Ramon Canal |
Vitamin-V: Expanding Open-Source RISC-V Cloud Environments |
16:30 |
Plenary |
Teresa Cervero |
Panel: How can Europe engage more in RISC-V? |
17:15 |
Plenary |
Jueves, 27 de junio |
|||
Marc Grau |
Platform Orchestration with a RISC-V Tiny Controller |
Breaks |
Poster C-09 |
Leonidas Kosmidis |
RADLER: RISC-V Autonomous Driving LEvel fouR hardware/software co-design |
Breaks |
Poster D-07 |
Filippo Mantovani |
EPAC prototype demo |
TBC |
Demo Day |
Viernes, 28 de junio |
|||
Ramon Canal, Aaron Call |
9 -17h |
Side Event |