

[Inicio](#) > OmpSs@FPGA en el camino de convertirse en el estándar de programación de sistemas integrados, gracias al proyecto AXIOM del BSC

[OmpSs@FPGA en el camino de convertirse en el estándar de programación de sistemas integrados, gracias al proyecto AXIOM del BSC](#)

Investigadores del Barcelona Supercomputing Center-Centro Nacional de Supercomputación (BSC) y de la Universitat Politècnica de Catalunya-Barcelona Tech (UPC) han desarrollado un modelo de programación flexible, eficiente y simple para sistemas integrados.



OmpSs@FPGA adapta [OmpSs](#) – la tecnología del BSC que permite que los programas se ejecuten en múltiples procesadores a la vez – a matrices de puertas programables (FPGAs por sus siglas en inglés), procesadores que están ganando una popularidad creciente en diversas aplicaciones, como por ejemplo el internet de las cosas.

Durante el [proyecto AXIOM](#), financiado por la Unión Europea (UE) y acabado en marzo, el equipo de investigadores del BSC-UPF hicieron operacional OmpSs@FPGA para dispositivos integrados. El modelo de programación está ahora siendo usado en otros proyectos financiados por la UE incluyendo [EuroEXA](#) y [LEGaTO](#).

“Durante el proyecto AXIOM, sentamos las bases para hacer OmpSs@FPGA el standard de programación para multiprocesamiento simétrico y sistemas integrados FPGA”, explica [Carlos Álvarez](#), investigador en el departamento de Computer Sciences del BSC.

“Con OmpSs@FPGA, el BSC está liderando el camino en la programación de sistemas integrados”, añade [Xavier Martorell](#), líder del [grupo de modelos de programación paralela en el BSC](#). “La investigación llevada a cabo durante el proyecto AXIOM se está usando de base en otros proyectos, como EuroEXA, un proyecto de grandes dimensiones financiado por la UE con un presupuesto de 20 millones de euros que está trabajando en los supercomputadores exascale para Europa”.

A diferencia de otras tecnologías, OmpSs@FPGA permite a los programadores de explotar múltiples procesadores y aceleradores a la vez, permitiendo una mayor eficiencia. Gracias a su relativamente fácil interfaz de programación, el tiempo invertido en programar sistemas FPGA – que pueden llegar a ser altamente difíciles de programar – se puede llegar a reducir de seis meses a sólo una semana.

OmpSs@FPGA ya ha sido probado en entornos industriales, en el fabricante de partes de automoción [Aingura IIoT](#), que forma parte del grupo de compañías de fabricantes Etxe-Tar. Como parte del acuerdo con Ikerdune, la rama de investigación y desarrollo de Etxe-Tar, los investigadores del BSC-UPC desarrollaron OmpSs@FPGA para aplicaciones industriales de Aingura. Utilizar OmpSs@FPGA permite la computación de ser paralelizada entre todos los recursos libres del sistema, permitiendo Aingura de introducir algoritmos de inteligencia artificial a sensores y mantener los gastos bajos. En 2017, Carlos Álvarez recibió el premio de transferencia tecnológica otorgado por HiPEAC, en nombre de todo el equipo por este trabajo.

El trabajo realizado durante AXIOM fue crucial para la evolución de OmpSs@FPGA. Lanzado en febrero de 2015, el proyecto tenía como objetivo proporcionar nuevas arquitecturas de software/hardware para sistemas ciber-físicos inteligentes. Juntando socios académicos e industriales de todo Europa, el proyecto cumplió todos sus objetivos, incluyendo la producción de la primera placa combinando Arduino, Arm y FPGA. Nacho Navarro, profesor asociado a la UPC y líder del grupo de aceleradores para HPC en el BSC, que falleció en febrero de 2016, jugó un papel clave en el proyecto en el BSC.

“Nacho fue fundamental para establecer el proyecto AXIOM y asegurar su ágil rodaje en el BSC”, comenta Carlos. “Dos años después de su muerte, su calidez, generosidad y experiencia técnica aún se echan de menos, y seguirá así en los próximos años”.

[Informes de AXIOM](#)

Barcelona Supercomputing Center - Centro Nacional de Supercomputación

Source URL (retrieved on 16 Mar 2025 - 14:30): <https://www.bsc.es/es/noticias/noticias-del-bsc/ompsfpga-en-el-camino-de-convertirse-en-el-est%3%A1ndar-de-programaci%3Bn-de-sistemas-integrados-gracias>